This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年11月10日

出願番号

Application Number:

特願2000-344453

出 願 人
Applicant(s):

ソニー株式会社

RECEIVED
HAR 14 2002
TC 2800 MAIL ROOM

2001年10月19日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

0000967702

【提出日】

平成12年11月10日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 25/00

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

松本 茂生

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

藤田 靖志

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100067736

【弁理士】

【氏名又は名称】

小池 晃

【選任した代理人】

【識別番号】

100086335

【弁理士】

【氏名又は名称】

田村 榮一

【選任した代理人】

【識別番号】

100096677

【弁理士】

【氏名又は名称】 伊賀 誠司

【手数料の表示】

【予納台帳番号】 019530

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707387

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 メモリ装置及びこれに用いる集積回路チップ

【特許請求の範囲】

【請求項1】 ホスト機器に装着される略矩形状の装置本体と、

内部にメモリ素子が内蔵される一又は複数のメモリチップと、

上記装置本体の一辺に設けられる上記ホスト機器に電気的に接続するための第 1の接続端子と、

上記装置本体に装着可能なメモリチップの数に対応して設けられ、上記装置本体の他辺に設けられた上記メモリチップが挿入される挿入口に連続して設けられ上記メモリチップが装着される装着部と、

上記装着部に設けられ、上記メモリチップに設けられた端子群と電気的に接続 される第2の接続端子とを備え、

上記装置本体には、上記装着部に装着された一又は複数のメモリチップに対する情報信号の書込と読出を制御する制御部が設けられていることを特徴とするメモリ装置。

【請求項2】 上記装置本体は、短辺を略21.45mmとなし、長辺を略50mmとなし、厚さを略2.8mmとなすことを特徴とする請求項1記載のメモリ装置。

【請求項3】 上記装置本体の装着部には、論理回路が構成された半導体集積回路素子が内蔵された上記メモリチップと同形状の更なるチップが装着可能であることを特徴とする請求項1記載のメモリ装置。

【請求項4】 上記メモリ素子は、フラッシュメモリであることを特徴とする 請求項1記載のメモリ装置。

【請求項5】 ホスト機器に装着される略矩形状の装置本体に着脱され、この装置本体に内蔵された制御部によって制御される集積回路素子を内蔵した集積回路チップであり、

上記集積回路素子が内蔵され、上記装置本体に設けられた装着部に着脱される チップ本体と、

上記チップ本体の一辺に設けられ、上記装着部に設けられた接続端子に接続さ

れることにより上記制御部と上記集積回路素子との間で情報信号のやり取りを行う端子群とを備える集積回路チップ。

【請求項6】 上記集積回路素子は、フラッシュメモリであることを特徴とする請求項5記載の集積回路チップ。

【請求項7】 上記集積回路素子は、論理回路素子であることを特徴とする請求項5記載の集積回路チップ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ホスト機器に着脱可能な装置本体に対してメモリチップの着脱を行うことができるメモリ装置及びこのメモリ装置に用いる上記装置本体に対して着脱可能な集積回路チップに関する。

[0002]

【従来の技術】

従来、パーソナルコンピュータやディジタルスチルカメラ等の情報処理装置の外部記憶装置として、半導体メモリを記録媒体として用いる略板状のメモリ装置がある。このメモリ装置は、記憶容量が大きいもので64メガバイト程度の情報信号を記録することができるようになっている。

[0003]

【発明が解決しようとする課題】

ところで、このメモリ装置をディジタルスチルカメラ等の外部記憶装置に用いるときには、データサイズの比較的大きい画像データを取り扱うことになることから、多くの画像データを一のメモリ装置に保存することができない。したがって、利用者は、新たにメモリ装置を購入する必要がある。

[0004]

また、このメモリ装置には、画像データの他に楽曲データやコンピュータで処理される処理データ等が保存されることもある。このとき、1つのメモリ装置に多くの種類のデータを保存すると、利用者がメモリ装置に保存したデータを忘れてしまうこと等が生じてしまい、従って、これを防止するためデータ管理が煩雑

なものになってしまう。

[0005]

更に、メモリ装置に楽曲データ等の著作権により保護されたディジタルコンテンツを保存するときには、ディジタルコンテンツの違法コピーを防止するため、 著作権管理機能を備える必要がある。このように、メモリ装置では、保存する情報信号の種類に応じた機能を付加することが必要になることがある。

[00.06]

そこで、本発明の目的は、装置本体に対してメモリチップの着脱を可能にすることで、利用者の使用目的に応じて記憶容量を可変することができるようにし、 使い勝手を良くすることができる新規なメモリ装置を提供することにある。

[0007]

また、本発明の目的は、メモリチップの装着部に、メモリ機能とは別の機能を 有する集積回路素子が内蔵されたチップを装着するできるようにすることで、新 たな機能を容易に付加することができるメモリ装置を提供することにある。

[0008]

更に、本発明の目的は、ホスト機器の外部装置に様々な機能を付加するためのホスト機器に着脱可能な装置本体に更に着脱可能な集積回路素子を内蔵した集積回路チップを提供することにある。

[0009]

【課題を解決するための手段】

本発明に係るメモリ装置は、上述した課題を解決すべく、ホスト機器に装着される略矩形状の装置本体と、内部にメモリ素子が内蔵される一又は複数のメモリチップと、装置本体の一辺に設けられるホスト機器に電気的に接続するための第1の接続端子と、装置本体に装着可能なメモリチップの数に対応して設けられ、装置本体の他辺に設けられたメモリチップが挿入される挿入口に連続して設けられメモリチップが装着される装着部と、装着部に設けられ、メモリチップに設けられた端子群と電気的に接続される第2の接続端子とを備える。そして、装置本体には、装着部に装着された一又は複数のメモリチップに対する情報信号の書込と読出を制御する制御部が設けられている。

[0010]

また、本発明に係る半導体素子内蔵型チップは、上述した課題を解決すべく、ホスト機器に装着される略矩形状の装置本体に着脱され、この装置本体に内蔵された制御部によって制御される集積回路素子を内蔵した集積回路チップであり、集積回路素子が内蔵され、装置本体に設けられた装着部に着脱されるチップ本体と、チップ本体の一辺に設けられ、装着部に設けられた接続端子に接続されることにより制御部と集積回路素子との間で情報信号のやり取りを行う端子群とを備える。

[0011]

【発明の実施の形態】

以下、本発明が適用されたメモリ装置及びこのメモリ装置に用いるメモリチップについて、図面を参照して説明する。

[0012]

このメモリ装置10は、図1に示すように、パーソナルコンピュータ、ディジタルスチルカメラ、ディジタルビデオカメラ、オーディオ機器等のホスト機器1の外部記憶装置として用いられるものであり、コンピュータで処理される処理データ、画像データ、ビデオデータ、楽曲データ等の情報信号が記憶されるものである。このようなメモリ装置10は、図1に示すように、ホスト機器1に設けられたメモリ装置10の挿脱口2よりホスト機器1に装着されて、情報信号の記録や再生が行われる。

[0013]

以上のように用いられるメモリ装置10は、図2、図3、図4、図5に示すように、短辺の長さW1を略21.45mmとなし、長辺の長さW2を50mmとなし、厚さW3を2.8mmとなす略矩形状に形成されている。

[0014]

この板状メモリ10は、装置本体を構成する上ハーフ10aと下ハーフ10b とからなる筐体11を有する。筐体11を構成する上ハーフ10aと下ハーフ1 0bとは、剛性を有する合成樹脂をモールド成型して形成されている。このよう な上ハーフ10aと下ハーフ10bとを結合して構成された筐体11には、内部 に、情報信号の書込や読出を行うための制御部が構成された半導体素子12が内蔵されている。すなわち、筐体11は、使用時に加わる通常の外力等によっては曲がらない程度の機械的強度を有するように形成され、内部の半導体素子12の保護を図っている。

[0015]

筐体11の一方の短辺側には、前面11 aから底面11 bに亘るように、端子部13が形成されている。この端子部13は、電極の数だけ仕切壁14によって、ホスト機器1側に設けられた端子群が係合する係合凹部15が区画されており、これら係合凹部15の底面に、互いに仕切壁14によって分離された複数の電極16が設けられている。電極16は、係合凹部15の底面に設けられることで、係合凹部15により手指等が直接触れることが防止され保護されている。この筐体11においては、10個の電極16が設けられている。そして、ホスト機器1とのデータのやり取りは、シリアルインターフェースにより、端子部13に設けられた電極16を介して行われる。具体的に、複数の電極16は、少なくともシリアルプロトコルバスステート信号BSの入力端子、シリアルプロトコルデータ信号SDIOの入力端子、シリアルクロックSCLKの入力端子であり、更に電源電圧VCC端子、リザーブ(予備)端子である。

[0016]

また、筐体11の端子部13が形成された前面11a側の一方のコーナ部には、利用者がホスト機器1への挿入方向を容易に判別することができるようにするため切欠部17が設けられている。筐体11の切欠部17が形成された側の側面11cには、底面11b側を開放した誤挿入防止溝18が切欠部17に連続して形成されている。この切欠部17及び誤挿入防止溝18は、メモリ装置10をホスト機器1に装着するとき、ホスト機器1に対する挿入方向を規制して誤挿入を防止する。すなわち、切欠部17及び誤挿入防止溝18は、正規な状態でメモリ装置10が挿入口2より挿入されなかったときには、電極16とホスト機器1側の端子群が仕切壁14により区画された係合凹部15に係合しないようにし、電極16がホスト機器1側の端子群と接触しないようにしている。

[0017]

また、筐体11の一方の側面11cの前面11a側には、ホスト機器1に挿入されたとき、ホスト機器1側に設けられた弾性係合片に係合してホスト機器1からの脱落を防止する脱落防止用凹部19が底面11b側が開放されて形成されている。また、筐体11の他方の側面11d側の略中央部には、ホスト機器1側に設けられた排出機構が係合される係合凹部21が底面11b側が開放されて形成されている。

[0018]

ところで、以上のような筐体11には、図2及び図6に示すように、メモリチップ27が着脱される装着部22が長手方向に3つ並んで設けられている。各装着部22は、筐体11の一方の側面11c側に設けられた挿脱口23に連続して設けられ、上ハーフ10aが構成する筐体11の平面11e側に、メモリチップ27の挿脱を手指等で行うことができるように開口部24が形成されてなる。このような装着部22は、メモリチップ27と同じ大きさに形成され、メモリチップ27が装着されたとき、メモリチップ27の挿脱口23より外部に臨む背面28eが筐体11の側面11cと面一をなすように形成されている。これによって、メモリ装置10は、メモリチップ27が装着部22に装着されたときも、メモリチップ27の背面が側面11cより突出することが無くなり、ホスト機器1の挿脱を円滑に行うことができ、また、手触りが良くなる。

[0019]

また、装着部22の底面22aは、メモリチップ27の挿脱を行う際の挿脱用ガイド部としても機能するものであり、また、最内方に、メモリチップ27と電気的接続を図るための接続端子25が形成されている。更に、装着部22には、メモリチップ27の挿入方向と平行な側面22b及びメモリチップ27の挿入端が突き当てられる側面22cにメモリチップ27の挿脱をガイドすると共に、装着位置を規制するガイド凹部26が形成されている。

[0020]

以上のような装着部22に装着されるメモリチップ27は、図6に示すように 、上記筐体11と同じ材料によりモールド成型された装着部22と略同じ大きさ の略矩形状のチップ本体28を有する。このチップ本体28の内部には、半導体 メモリであるフラッシュメモリ29が1つ内蔵されている。このフラッシュメモリ29は、例えば4MB、8MB、16MB、32MB、64MB、128MB・・・の記憶容量を有する。

[0021]

このチップ本体28の前面28a側、すなわち装着部22への挿入端側の底面28bには、装着部22に設けられた接続端子25と電気的に接続される複数の端子31が設けられている。フラッシュメモリ29は、端子31が装着部22の接続端子25に電気的に接続されることで、筐体11側に設けられた制御回路によってデータの書込や読出が行われる。

[0022]

また、チップ本体28の前面28a、前面28aと隣り合う両側面28c, 28dの底面28b側には、装着部22への挿入をガイドするガイド部32が突出して形成されている。このガイド部32は、装着部22に設けられたガイド凹部26に係合することで、メモリチップ27の挿脱のガイドを行う。

[0023]

なお、装着部22には、装着部22に装着されたメモリチップ27の脱落を防止するため、例えば挿脱口23の近傍に脱落防止部材を設けるようにしてもよい。また、装着部22の数も、3つに限定されるものではなく、1つでもよく、また、2つ若しくは4つ以上であってもよい。

[0024]

次に、以上のようなメモリ装置10とこのメモリ装置10が装着されるホスト 機器1の回路構成について図7を参照して説明する。

[0025]

先ず、メモリ装置10の回路構成について説明すると、メモリ装置10の筐体 11内の半導体素子12に構成された制御部41は、メモリチップ27のフラッシュメモリ29へのデータの書込又はフラッシュメモリ29からのデータの読出 を制御するメモリコントローラ42と、データの書込又は読出のための各種パラ メータを有するレジスタ43と、データを一時的に記憶するページバッファ44 と、ホスト機器1との間でデータのやり取りをするためのシリアル/パラレル・ パラレル/シリアル・インターフェース(以下、S/P・P/Sインターフェースという。)45とを有する。更に、メモリ装置10の装置本体を構成する筐体11には、メモリチップ27のフラッシュメモリ29と筐体11の制御部41との間でデータのやり取りを行うためのチップインターフェース46が設けられている。このチップインターフェース46は、様々な機能を有するチップが装着部22に装着されたときに制御部41とデータのやり取りを行うことができるようにするインターフェースである。

[0026]

また、筐体11に着脱されるメモリチップ27には、1つのフラッシュメモリ29と、チップインターフェース46と接続されて制御部41とデータのやり取りを行うチップインターフェース47とが設けられている。

[0027]

次に、ホスト機器1の回路構成について説明すると、このホスト機器1は、メモリ装置10のファイル管理を行うファイルマネージャ51と、メモリ装置10の制御部41のレジスタ43やページバッファ44へのアクセスを実行する転送プロトコルインターフェース52と、3つの信号線、すなわちシリアルクロックSCLKとバスステートBSとシリアルデータ入出力SDIOにおいてデータ転送を行うためのプロトコルを規定するシリアルインターフェース53とを有する。ファイルマネージャ51は、ホスト機器1のCPU等の制御部がアプリケーションを実行することにより実現される。

[0028]

以上のようなメモリ装置10の使用方法について説明すると、先ず、筐体11に対するメモリチップ27の着脱は、図6に示すように、メモリチップ27が端子31が設けられた前面28aを挿入端として、筐体11の側面11cに設けられた挿脱口23より挿入される。このとき、メモリチップ27は、チップ本体28のガイド部32を装着部22側のガイド凹部26に係合させて、挿脱口23より装着部22内に挿入される。したがって、利用者は、円滑にメモリチップ27の装着部22への挿入を行うことができる。そして、メモリチップ27の挿入が完了すると、メモリチップ27は、端子31が装着部22の接続端子25に接触

されることにより、図7に示すメモリチップ27側のチップインターフェース47が筐体11側のチップインターフェース46に接続されることになる。

[0029]

メモリチップ27の装着部22への装着が完了したとき、メモリチップ27を構成するチップ本体28の背面28eは、筐体11の挿脱口23が設けられた側面11cと略面一の状態となる。したがって、メモリ装置10は、ホスト機器1への挿入を円滑に行うことができると共に、利用者がメモリ装置10を持ったときの感触が悪くなることを防止できる。

[0030]

また、筐体11に設けられた3つの装着部22へは、全ての装着部22にメモリチップ27を装着する必要はなく、1枚又は2枚装着するだけでもよく、また、記憶容量の同じメモリチップ27を装着するだけでなく、記憶容量の異なるメモリチップ27を装着することもできる。したがって、利用者は、使用目的に応じてメモリ装置10の全体の記憶容量を自由に決めることができる。更に、利用者は、各装着部22に、楽曲データを保存したメモリチップ27と画像データを保存したメモリチップ27とコンピュータにより処理される処理データを保存するメモリチップ27を装着するといったように、データの種類に分類したメモリチップ27を各装着部22に装着することができる。これによって、利用者は、データ管理を容易に行うことができる。

[0031]

また、筐体11よりメモリチップ27を取り出すときには、開口部24より外部に臨まされたメモリチップ27を挿脱口23の方向にスライドすることによって容易に行うことができる。

[0032]

以上のようにして、装着部22の少なくとも1つにメモリチップ27が装着されたメモリ装置10は、図1に示すように、筐体11の端子部13が設けられた前面11aを挿入端として、ホスト機器1の挿脱口2に挿入される。このとき、筐体11には、前面11a側に切欠部17と誤挿入防止溝18が設けられている。したがって、メモリ装置10では、正規でない状態、例えば裏返しの状態でメ

モリ装置10を挿脱口2より挿入したときには挿入が阻止され、誤挿入を防止することができる。そして、正規な状態でホスト機器1の装着部に装着されたメモリ装置10は、脱落防止用凹部19にホスト機器1の装着部に設けられた弾性係合片等が係合されることで、装着部に確実に装着され、脱落が防止される。

[0033]

メモリ装置10がホスト機器1に装着されると、電極16にホスト機器1側の端子群が接触され、図7に示すように、メモリ装置10側のS/P・P/Sインターフェース45がホスト機器1側のシリアルインターフェース53に接続される。すると、S/P・P/Sインターフェース45には、ホスト機器1からシリアルプロトコルバスステート信号BSとシリアルクロックSCLKが供給される。そして、ホスト機器1の全体を制御するCPU等の制御部は、アプリケーションを実行することによりファールマネージャ51を実現し、このファールマネージャ51は、筐体11の装着部22に装着されたメモリチップ27のフラッシュメモリ29よりファイル名、データサイズ等のデータの情報の読出を行う。

[0034]

メモリチップ27のフラッシュメモリ29にデータを書き込むとき、ファイルマネージャ51は、自らを更新すると共に転送プロトコルインターフェース52とシリアルインターフェース53とを介してメモリ装置10にデータを出力する。そして、ファイルマネージャ51からの制御信号に基づいて、メモリコントローラ42は、シリアルプロトコルバスステート信号BSとシリアルクロックSCLKに従って、ホスト機器1から入力されるデータをS/P・P/Sインターフェース45を介してページバッファ44に一時的に記憶し、次いで、チップインターフェース46,47を介して所定のメモリチップ27のフラッシュメモリ29にデータを記憶する。

[0035]

また、所定のメモリチップ27のフラッシュメモリ29に記憶されたデータを 読み出すとき、ファイルマネージャ51からの制御信号に基づいて、メモリコン トローラ42は、シリアルプロトコルバスステート信号BSとシリアルクロック SCLKに従って、所定のメモリチップ27のフラッシュメモリ29よりデータ をページバッファ44に読み出し、次いで、S/P・P/Sインターフェース4 5を介してホスト機器1に出力する。そして、ファイルマネージャ51は、シリ アルインターフェース53と転送プロトコルインターフェース52を介してデー タの読出を行う。

[0036]

なお、ホスト機器1の装着部22に装着されたメモリ装置10は、筐体11の 係合凹部21に係合された排出機構によって挿脱口2より外部に排出される。

[0037]

また、メモリチップ27は、単体で、ホスト機器の外部記憶装置として用いることもできる。このときには、上記メモリ装置10の装置本体を構成する筐体11は、メモリチップ27を外部記憶装置として用いないホスト機器1でデータの読出や書込を行うときのアダプタ装置として機能する。

[0038]

以上のようなメモリ装置10によれば、メモリチップ27の交換だけで、全体の記憶容量を決めることができ、利用者は、使用目的に応じてメモリ装置10の記憶容量を変えることができ使い勝手を良くすることができる。また、利用者は、装着部22毎に用途を使い分けることができる。すなわち、1番地の装着部22に装着されたメモリチップ27には、楽曲データを保存し、2番地の装着部22に装着されたメモリチップ27に画像データを保存し、3番地の装着部22に装着されたメモリチップ27にコンピュータで処理される処理データを保存することができる。したがって、利用者は、データ管理を容易に行うことができる。更に、利用者は、更なるメモリが必要なとき、メモリチップ27のみを購入すればよいことから、経済的な負担を軽減することができる。

[0039]

なお、チップ本体28には、上述したフラッシュメモリ29の他に、集積回路 素子として、論理回路が組み込まれた集積回路素子を内蔵してもよい。

[0040]

例えば、図8に示す例は、1番地と2番地の装着部22に、メモリチップ27 を装着し、3番地の装着部22に著作権保護チップ61を装着したものである。 1番地と2番地の装着部22にメモリチップ27を装着し、これらのメモリチップ27に著作権保護されたディジタル信号の楽曲データや画像データやビデオデータ等のディジタルコンテンツを保存するときには、メモリチップ27に保存されたディジタルコンテンツの違法なコピーを防止するため、利用者のID等を保存する必要がある。そこで、このメモリ装置では、チップ本体28内に、3番地に利用者ID等を保存し、また、認証を行うことができる論理回路が組み込まれた集積回路チップを内蔵した著作権保護チップ61を3番地の装着部22に装着する。これによって、本発明では、著作権保護機能付きのメモリ装置を構成することができる。

[0041]

また、図9に示す例は、1番地の装着部22にメモリチップ27を装着し、2番地の装着部22に送受信回路チップ62を装着し、3番地の装着部22にアンテナチップ63を装着したものである。これによって、メモリ装置間でデータの送受信を行うことができる。

[0042]

なお、勿論、これらのチップ 27, 61, 62, 63が装着される装着部 22 の番地は特に限定されるものではない。

[0043]

以上のように、本発明が適用されたメモリ装置では、筐体11の装着部22に、様々な機能を有する集積回路チップを装着することができることから、1つの 筐体11でメモリ機能に様々な機能を付加することができる。

[0044]

【発明の効果】

本発明に係るメモリ装置によれば、メモリチップの交換だけで、全体の記憶容量を決めることができ、利用者は、使用目的に応じてメモリ装置の記憶容量を変えることができ使い勝手を良くすることができる。また、利用者は、装着部毎にメモリチップの用途を使い分けることができる。したがって、利用者は、データ管理を容易に行うことができる。更に、利用者は、更なるメモリが必要なとき、メモリチップのみを購入すればよいことから、経済的な負担を軽減することがで

きる。

[0045]

また、本発明に係る集積回路チップによれば、チップ本体内に内蔵された集積 回路素子にメモリ素子、著作権保護回路素子、送受信回路素子、アンテナ素子、 電源回路素子等を用いることで、メモリ装置に様々な機能を付加することができ 、メモリ装置の用途を広げることができる。

【図面の簡単な説明】

【図1】

本発明が適用されたメモリ装置の使用態様を説明する図である。

【図2】

上記メモリ装置の平面図である。

【図3】

上記メモリ装置の正面図である。

【図4】

上記メモリ装置の底面図である。

【図5】

上記メモリ装置の側面図である。

【図6】

上記メモリ装置に着脱可能なメモリチップとこのメモリチップが装着される装 着部を説明するための斜視図である。

【図7】

上記メモリ装置とホスト機器の回路構成を説明するブロック図である。

【図8】

筐体に設けられた装着部にメモリチップと著作権保護チップとを装着した例を 説明する図である。

【図9】


上記装着部にメモリチップと送受信回路チップとアンテナチップとを装着して 例を説明する図である。

【符号の説明】


特2000-344453

1 ホスト機器、2 挿脱口、10 メモリ装置、11 筐体、12 半導体素子、13 端子部、22 装着部、23 挿脱口、24 開口部、25 接続端子、26 ガイド凹部、27 メモリチップ、28 チップ本体、29 フラッシュメモリ、31 端子、32 ガイド部


【書類名】 図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】





【要約】

【課題】 利用者の使用目的に応じて記憶容量を可変することができ、使い勝手を良くする。

【解決手段】 ホスト機器1に装着される略矩形の筐体11と、内部にフラッシュメモリ29が内蔵されるメモリチップ27と、筐体11の一辺に設けられるホスト機器1に電気的に接続するための端子部13と、筐体11に装着可能なメモリチップ27の数に対応して設けられ、メモリチップ27が装着される装着部22と、装着部22に設けられ、メモリチップ27に設けられた端子31と電気的に接続される接続端子25とを備え、筐体11には、装着部22に装着されたメモリチップ27に対する情報信号の書込と読出を制御する制御部が構成された半導体素子12が設けられている。

【選択図】 図2

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社